(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-209781

(43)公開日 平成10年(1998)8月7日

(51) Int.Cl. ⁶	餞別記号	FΙ		
H03G	3/10	H03G	3/10	В
H03F	3/45	H03F	3/45	Z


		審查請求	未請求 請求項の数3 OL (全 10 頁)
(21)出願番号	特顧平9-6120	(71)出願人	
(22)出願日	平成9年(1997)1月17日		株式会社日立製作所 東京都千代田区神田駿河台四丁目 6 番地
		(72)発明者	豊田 研次
			東京都小平市上水本町五丁目20番1号 株式会社日立製作所半導体事業部内
		(72)発明者	松浦 達治
			東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内
		(72)発明者	長谷 健一
			東京都小平市上水本町五丁目20番1号 株
			式会社日立製作所半導体事業部内
		(74)代理人	弁理士 小川 勝男

(54) 【発明の名称】 差動回路を含む電子回路

(57)【要約】

【課題】 比較的単純な回路構成によって線形な伝達特 性が得られる入力範囲を拡大することができる差動回路 を提供すること。

【解決手段】 差動回路101の差動FETM1、M2のゲ ートの差動入力電圧Vinの振幅値が増大すると、制御回 路102の制御電圧V_{CON1}が減少して、差動回路101 の第FETM3、M4に流れる電流を減少させると差動回路 101の差動FETM1、M2に流れる電流が増大し、差動 入力電圧V_{in}に対する入力範囲(入力ダイナミックレン ジ)を実効的に拡大する。



【特許請求の範囲】

【請求項1】差動入力電圧がゲートに印加され、ソースが共通に接続された第1と第2の電界効果トランジスタを含む差動回路を含む電子回路であって、

上記差動回路は上記第1と第2の電界効果トランジスタの上記ソースとソースが共通に接続された第3と第4の電界効果トランジスタをさらに含んでなり、

上記第1の電界効果トランジスタのドレインと上記第3の電界効果トランジスタのドレインとは差動出力の一方に接続され、上記第2の電界効果トランジスタのドレインと上記第4の電界効果トランジスタのドレインとは差動出力の他方に接続され、

上記差動回路は上記第1と第2の電界効果トランジスタ のゲートに印加される上記差動入力電圧の振幅値の増大 に応答して減少する制御電圧を出力ノードから発生する 制御回路をさらに具備してなり、

上記制御回路の上記出力ノードから発生する上記制御電 圧を上記差動回路の上記第3と第4の電界効果トランジ スタのゲートに供給せしめることを特徴とする電子回 路。

【請求項2】上記制御回路は、

上記差動入力電圧がゲートに印加され、ソースが共通に接続され、ドレインが上記出力ノードに共通に接続された第5と第6の電界効果トランジスタと、

上記第5と第6の電界効果トランジスタの上記ソースと 共通にソースが接続され、ゲートとドレインとが上記出 カノードに共通に接続された第7と第8の電界効果トラ ンジスタと、

上記第5と第6の電界効果トランジスタの上記ソースと上記第7と第8の電界効果トランジスタの上記ソースと共通にソースが接続され、ゲートに上記差動入力信号電圧の直流電圧が供給される第9の電界効果トランジスタと、

入力が上記第9の電界効果トランジスタのドレインに接続され、出力が上記出力ノードに共通に接続されたカレントミラー回路とを含むことを特徴とする請求項1に記載の電子回路。

【請求項3】上記差動回路の上記第1と第2の電界効果トランジスタの上記ソースと上記第3と第4の電界効果トランジスタの上記ソースには第1の定電流源が接続され

上記制御回路の上記第5と第6の電界効果トランジスタの上記ソースと上記第7と第8の電界効果トランジスタの上記ソースには第2の定電流源が接続され、

上記第2の定電流源の定電流は上記第1の定電流源の定電流の略5/4倍に設定されていることを特徴とする請求項1に記載の電子回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、差動回路を含む電

子回路に関わり、特に電界効果トランジスタを使用した差動回路に関する。

[0002]

【従来の技術】従来より、ハードディスク用リードチャネルLSI内部のフィルタ、移動体通信のRF帯信号処理LSI内部のフィルタ等の分野では、電圧・電流変換を行うコンダクタンスアンプ(Gm-アンプ)が利用されている

【0003】すなわち、フィルタ回路の時定数をデイスクリート素子の抵抗RとキャパシタCとで構成するのではなく、集積回路のトランスコンダクタンスアンプ(Gm-アンプ)とキャパシタCとによって集積化フィルタ回路を構成し、このフィルタ回路の変動をトリミング調整により補償することが従来より行われている。

【0004】このコンダクタンスアンプ(Gm-アンプ)の電圧・電流変換のコンダクタンスを可変とすることにより、所望の特性のフィルタを実現することができる。すなわち、Gm-アンプは、入力電圧に比例した電流を出力する回路であり、演算増幅器(OP-アンプ)に比べ低電圧で高速なフィルタを構成するとこが可能となる。

【0005】一方、OP-アンプは高い電圧利得(≒60dB)を持っており、負帰還による仮想接地を利用してフィルタなどの回路が設計されてる。しかし負帰還系の安定性を確保するために補償容量を増加させなければならず、帯域を制限してしまうという欠点がある。

【0006】これに対してGm-アンプは、仮想接地ではなく一定なトランスコンダクタンスを利用して回路設計を行うので、補償容量が不要となり、GP-アンプに比べ帯域を延ばすことができる点で有利である。しかし、高いS/Nと低歪な入出力特性を得るためには、入力振幅に依らず一定なトランスコンダクタンス(線形な伝達特性)が必要となる。またトランスコンダクタンスは広帯域に渡り一定であることが望まれる。

[0007]

【発明が解決しょうとする課題】従来より電圧・電流変換を行うGm-アンプは、単純な差動対増幅素子によって構成されるが、一定なトランスコンダクタンスが得られる入力範囲は必ずしも充分ではない。

【0008】図2は電圧・電流変換を行う従来の差動回路を示しており、差動対201はMOS型電界効果トランジスタ(MOSFET)M1、M2により構成されている。

【0009】このMOSFETM1、M2はそれぞれ飽和領域で動作するので、差動入力電圧を V_{in} 、MOSFETM1、M2の相互コンダクタンスをK、しきい値電圧を V_{T} 、それぞれのゲート・ソース間電圧を V_{GS1} 、

 V_{GS2} 、それぞれのゲート電圧を V_1 、 V_2 、それぞれのドレイン電流を I_1 、 I_2 、 MOSFETM1、M2の共通ソースの電圧を V_s 、MOSFETM1、M2の共通ソースの定電流源の電流を $2I_{SS}$ とすると、下式が成立する。

[0010]

[数1]
$$I_1 = K(V_{Cri} - V_r)^2$$
 (数 1) [数2] $I_2 = K(V_{Gri} - V_r)^2$ (数 2) [数3] $V_{Csi} - V_{Csi} = V_n$ (数 3) [数4] $V_i = V_n/2$ (数 4) [数4] $V_i = V_n/2$ (数 5) [数6] $V_{Csi} = V_i - V_s = \frac{V_n}{2} - V_s$ (数 6) [数7] $V_{Csi} = V_i - V_j = -\frac{V_n}{2} - V_s$ (数 7) [0017] 数6、数7を数1、数2に代入することに [0018] $V_i = K(\frac{V_n}{2} - V_s - V_r)^2 + (-\frac{V_n}{2} - V_s - V_r)^2 = K(\frac{V_n}{2} + 2(V_s + V_r)^2) = 2I_{ss}$ (数 8) [0019] $C_i = V_i - V_r - V_r$

$$I_{1} = K \left(\frac{V_{in}}{2} + \sqrt{\frac{I_{SS}}{K} - \frac{V_{in}^{2}}{4}} \right)^{2}$$

$$= I_{SS} + \sqrt{KI_{SS} - \frac{(KV_{in})^{2}}{4}} \circ V_{in}$$
(\frac{\pi}{2} 1 3)

[0026]

$$I_{2} = K \left(-\frac{V_{in}}{2} + \sqrt{\frac{I_{SS}}{K} - \frac{V_{in}^{2}}{4}} \right)^{2}$$

$$= I_{SS} - \sqrt{KI_{SS} - \frac{\left(KV_{in}\right)^{2}}{4}} \circ V_{in}$$

【0027】差動対MOSFETM1、M2のドレインに接続された負荷MOSFETM3、M4のドレイン電流 I_3 、 I_4 がそれぞれ I_{SS} とすると、差動出力OUTP、OU

 Γ M1、M2のドレインに接 TNの出力電流 I $_{
m o}$ $_{
m o}$ I $_{
m o}$ I $_{
m o}$ は下式のように求められる。 I $_{
m o}$ 4のドレイン電流 I $_{
m o}$ I $_{
m$

$$I_{op} = I_4 - I_2$$

$$= \sqrt{KI_{ss} - \frac{(KV_{ln})^2}{4}} \circ V_{in} \qquad \cdots \quad (\text{weak} 1 \text{ 4})$$

[0029]

$$I_{on} = I_3 - I_1$$

= $-\sqrt{KI_{SS} - \frac{(KV_{in})^2}{4}} \circ V_{in}$ · · · (数15)

【0030】数14、数15から、電圧・電流変換を行うGm-アンプのトランスコンダクタンスGmは、下式のように求められる。

$$|G_{m}| = \frac{dI_{op}}{dV_{in}} = -\frac{dI_{on}}{dV_{in}}$$

$$= \frac{KI_{SS} - \frac{(KV_{in})^{2}}{2}}{\sqrt{KI_{SS} - \frac{(KV_{in})^{2}}{4}}}$$

・・・(数16)

【0032】数14、数15で与えられる出力電流 I_{op} 、 I_{on} の回路シミュレーションによる伝達特性は、図4の403(Iop)と404(Ion)で示され、また数16で与えられるトランスコンダクタンスGmは図5の503と504で示されている。

【0033】この図4および図5から判るように、差動入力電圧 V_{in} が微少な振幅範囲においては差動入力電圧 V_{in} に比例して出力電流 I_{OP} 、 I_{ON} が変化すると言う線形な伝達特性が得られるが、差動入力電圧 V_{in} が大きくなり出力電流 I_{OP} 、 I_{ON} の飽和部分に近づくと線形な伝達特性が得られるなくなる。このように入力電圧 V_{in} の振幅が大きくなると、トランスコンダクタンスGmは大きな値から小さな値に変化してしまう。

【0034】以上説明したように、電圧・電流変換を行

うGm-アンプのトランスコンダクタンスGmを構成する従来の差動回路においては、線形な伝達特性が得られる入力範囲(入力ダイナミックレンジ)が不十分であると言う問題がある。

【0035】一方、入力範囲を拡大する方法として、図 3のように差動対MOSFETのソースに抵抗を挿入し た、抵抗分圧型Gm-アンプが知られている(IEEE JOURNAL OFSOLID-STATE CIRCUITS, VOL.29,No.4, APRIL 1994,P P.489~499参照)。

【0036】この図3のGm-アンプは、ソース抵抗301(Rd)により入力電圧を分圧することで入力範囲を拡大しているが、その分だけトランスコンダクタンスが減少してしまい、フィルタの帯域を制限してしまうという問題が生じる。更に、寄生容量302(Cp)とソース抵抗301(Rd)と

が原因となり、Gm-アンプの伝達特性に寄生的な零点を生じ、この零点近傍の周波数帯でトランスコンダクタンスが変動してしまうという問題が発生する。この零点は、Qの高いフィルタ回路では特性を劣化させる原因となるので、従来ではマスター・スレーブ補償回路と言う複雑な回路構成によりキャンセルしなければならない。【0037】従って、本発明の目的とするところは、比較的単純な回路構成によって線形な伝達特性が得られる入力範囲を拡大することができる差動回路を提供することにある。

[0038]

【課題を解決するための手段】本発明の代表的な実施形 態は、差動入力電圧 (V_{in}) がゲートに印加され、ソース が共通に接続された第1と第2の電界効果トランジスタ (M1、M2)を含む差動回路(101)を含む電子回路であっ て、上記差動回路(101)は上記第1と第2の電界効果 トランジスタ(M1、M2)の上記ソースとソースが共通に接 続された第3と第4の電界効果トランジスタ(M3、M4)を さらに含んでなり、上記第1の電界効果トランジスタ(M 1)のドレインと上記第3の電界効果トランジスタ(M3)の ドレインとは差動出力の一方(OUTN)に接続され、上記第 2の電界効果トランジスタ(M2)のドレインと上記第4の 電界効果トランジスタ(M4)のドレインとは差動出力の他 方(OUTP)に接続され、上記差動回路(101)は上記第1 と第2の電界効果トランジスタ(M1、M2)のゲートに印加 される上記差動入力電圧(Vin)の振幅値の増大に応答し て減少する制御電圧(Vcont)を出力ノード(n3)から発 生する制御回路(102)をさらに具備してなり、上記制 御回路(102)の上記出力ノード(n3)から発生する上 記制御電圧(V_{CONT})を上記差動回路(101)の上記第3 と第4の電界効果トランジスタ(M3、M4)のゲートに供給 せしめることを特徴とする(図1参照)。

【0039】本発明の代表的な実施形態によれば、差動入力電圧(V_{in})の振幅値が増大した場合には、制御回路 (102)の出力ノード(n3)から発生する制御電圧(V_{cONT})が減少して、差動回路(101)の第3と第4の電界効果トランジスタ(M3、M4)に流れる電流が減少する。この電流の減少に応じて差動回路(101)の第1と第2の電界効果トランジスタ(M1、M2)に流れる電流が増大するので、差動回路(101)に印加される差動入力電圧(V_{in})に対する入力範囲(入力ダイナミックレンジ)を実効的に拡大することが可能となる。

[0040]

【発明の実施の形態】図1は電圧・電流変換を行う本発明の実施例による差動回路を示しており、差動入力電圧

$$V_{n1} = V_{n2} = V_{CM} - V_{GS}$$

= $V_{CM} - V_T - \sqrt{\frac{I_{SS}}{K}}$

【0046】すなわち、制御回路102のダイオード接

 $V_{\rm in}$ の電圧・電流変換を行う差動回路 101 はMOSF ETM1、M2、M3、M4により構成され、制御回路 102 は差動回路 101 の入力範囲を拡大する回路であり、ソースが共通接続されたMOSFETM9、M5、M7、M8、M6とカレントミラー回路を構成するMOSFETM14、M15、M16、M17、M18により構成されている。

【0041】差動回路101のMOSFETMI、M2、M3、M4はそれぞれ飽和領域で動作し、MOSFETMI、M2、M3、M4は略等しい相互コンダクタンスK、略等しいしきい値電圧を $V_{\rm I}$ を有しており、MOSFETMI、M2、M3、M4の共通ソースの定電流源の電流を $4\,I_{\rm SS}$ とする。差動回路101に供給される差動入力電圧 $V_{\rm in}$ はMOSFETM1、M2のゲートに印加され、MOSFETM3、M4のゲートには制御回路102の出力ノード $\,$ n3の制御電圧 $\,$ V_CONT が供給される。

【0042】制御回路 102のMOSFETM9、M5、M7、M8、M6は略等しい相互コンダクタンスK、略等しいしきい値電圧を V_T を有しており、MOSFETM1、M2、M3、M4の共通ソースのノードn2に接続された定電流源の電流は $5I_{SS}$ とされている。MOSFETM5、M6のゲートには差動回路 101に供給される差動入力電圧 V_{in} が印加され、MOSFETM9のゲートにはこの差動入力電圧 V_{in} の中間電圧 V_{CM} が印加されている。インピーダンス素子としてのMOSFETM7、M8のゲートとドレインとは短絡されておりMOSFETM7、M8はダイオード接続されている。

【0043】制御回路102において差動入力電圧 V_{in} の直流レベルの中間電圧 V_{cM} がゲートに印加されたMO SFETM9のソースフォロワの作用によって、差動入力電圧 V_{in} の振幅値に拘わらず、共通ソースのノードn2 の電位は安定化されている。

【0044】すなわち、差動入力電圧 V_{in} の振幅値が零の時(すなわち、無入力信号状態の時)には、制御回路102の出力ノードn3の制御電圧 V_{cont} は差動入力電圧 V_{in} の直流レベルの中間電圧 V_{ch} にバランスされている。この結果、差動回路101のMOSFETM1、M2、M3、M4の各ドレインには I_{ss} の等しい電流が流れ、制御回路102のMOSFETM9、M5、M7、M8、M6の各ドレインには I_{ss} の等しい電流が流れる。従って、差動回路101の共通ソースのノードn1の電位と制御回路102の共通ソースのノードn2の電位とは、下式で与えられる。

【0045】 【数17】

・・・(数17)

続のMOSFETM7、M8は出力ノードn3の制御電圧V

CONIを共通ソースのノードn2の電位によりゲート・ソース間電圧V_{GS}分高い電圧に制御するレベルシフト案子として動作する。

【0047】この結果、中間電圧 V_{CM} がゲートに印加されたMOSFETMのゲート・ソース間電圧 V_{GS9} とレベルシフト素子としてのダイオード接続MOSFETM7

$$\begin{split} &V_{CONT} = V_{n2} + V_{GS7} \\ &= V_{CM} - V_{GS9} + V_{GS7} \\ &= V_{CM} - V_T - \sqrt{\frac{I_{SS}}{K}} + V_T + \sqrt{\frac{I_{SS}}{K}} \\ &= V_{CM}. \end{split}$$

【0049】出力ノードn3の制御電圧V_{CONI}がなんらかの理由によって中間電圧V_{CM}より高くなると、ダイオード接続MOSFETM7、M8の電流がI_{SS}より増加して、この増加分に応じてMOSFETM9、M5、M6の電流が減少する。従って、カレントミラー回路のMOSFETM14、M15、M16、M17、M18の電流も減少して、出力ノードn3の制御電圧V_{CONI}は中間電圧V_{CM}まで低下する。

$$I_1 = I_{ds} + \sqrt{KI_{ds} - \frac{\left(KV_{in}\right)^2}{4}} \bullet V_{in}$$

[0052]

$$I_2 = I_{ds} - \sqrt{KI_{ds} - \frac{\left(KV_{in}\right)^2}{4}} \bullet V_{in}$$

【0053】この時、制御回路102ではMOSFET M9のソースフォロワの作用により共通ソースのノードn 2の電位は略安定化されているため、同様に差動入力電圧V_{in}が供給されるMOSFETM5、M6は差動対のMOSFETの伝達特性ではなく、ソース接地のMOSFE

$$I_5 = K(V_{GSS} - V_T)^2$$

[0055]

$$I_6 = K(V_{GS6} - V_T)^2$$

[0056]

$$V_{GSS} - V_{GSG} = V_{in}$$

[0057]

$$V_5 = \frac{V_{in}}{2}$$

[0058]

$$V_6 = -\frac{V_{in}}{2}$$

[0059]

のゲート・ソース間電圧 V_{GS7} とは、下式のように相殺されて、出力ノードn3の制御電圧 V_{CONT} は下式のように中間電圧 V_{CN} にバランスする。

[0048]

【数18】

【0050】一方、差動回路101のMOSFETM1、M2のドレイン電流の和を $2I_{ds}$ とすれば、差動入力電圧 V_{in} の振幅値が零でない時(すなわち、有入力信号状態の時)の差動回路101のMOSFETM1、M2のドレイン電流 I_1 、 I_2 は、上記の数12、数13と同様にそれぞれ下式で与えられる。

[0051]

【数19】

【数20】

Tの伝達特性によりそれぞれのドレイン電流 I_5 、 I_6 およびドレイン電流の和 I_5 + I_6 が下式のように求められる。

[0054]

【数21】

【数22】

【数23】

【数24】

【数25】

【数26】

$$I_{5} = K \left(\frac{V_{in}}{2} - V_{n2} - V_{T} \right)^{2} \qquad (数 2.6)$$

$$I_{6} = K \left(-\frac{V_{in}}{2} - V_{n2} - V_{T} \right)^{2} \qquad (数 2.7)$$

$$[0061] \qquad [数28]$$

$$I_{5} + I_{6} = K \left(\frac{V_{in}^{2}}{2} + 2(V_{n2} + V_{T}^{2})^{2} \right) \qquad (数 2.8)$$

【0062】一方、制御回路102で安定化されているソースフォロワのMOSFETM9のドレイン電流で駆動されるカレントミラー回路の出力側MOSFETM15、M16、M17、M18により $4I_{ss}$ の電流が供給されているの

「ン電流で駆動 の和 I ₇ + I ₈が下式のように求められる。 S F E T M15、M 【 0 0 6 3 】 S れているの 【 数 2 9 】

で、ダイオード接続MOSFETM7、M8のドレイン電流

$$I_7 + I_8 = 4I_{SS} - (I_5 + I_6)$$

$$= 4I_{SS} - K \left(\frac{V_{in}^2}{2} + 2(V_{n2} + V_T)^2 \right)$$
· · · (数 2 9)

 $I_5 + I_6 + I_7 + I_8 = 2K(V_{n2} + V_7)^2 + 2I_{ss}$ · · · (数32)

【0064】ところで、上式で差動入力電圧 V_{in} が零の時には $I_7 + I_8 = 2I_{SS}$ であるので、下式が与えられる。

【0065】 【数30】

[0067]

$$2K(V_{a2}+V_T)^2=2I_{SS}$$

・・・(数30)

【0066】この数30を数29に代入すると、下式が 与えられる。

【数31】
・・・(数31)

 $I_7 + I_8 = 2I_{SS} - \frac{K}{2}V_{in}^2$

【0069】 【数32】

【0068】従って、数28と数31から、制御回路102のMOSFETM5、M7、M8、M6のドレイン電流の和 $I_5+I_6+I_7+I_8$ が下式のように求められる。

....

【0070】この数32を展開すると、下式が求められ

【0071】 【数33】

$$4I_{SS} = 2K(V_{n2} + V_{T})^{2} + 2I_{SS}$$

$$V_{n2} = -V_T - \sqrt{\frac{I_{SS}}{K}}$$

・・・(数33)

【0072】これらの数28と数31と数32とから、差動入力電圧 V_{in} の振幅値に比例して制御回路102のMOSFETM、M6のドレイン電流の和 I_5+I_6 は増加する分制御回路102のダイオード接続MOSFETM7、M8のドレイン電流の和 I_7+I_8 が減少し、差動入力電圧 V_{in} の振幅値の変化と略無関係に制御回路102のMOSFETM5、M7、M8、M6のドレイン電流の和 $I_5+I_6+I_7+I_8$ が略一定となり、制御回路102の共通

ソースのノードn2の電位 V_{n2} も略一定となることが理解される。

【0073】尚、数33はノードn2の電位 V_{n2} が交流的に変動しないことを示し、ノードn2の直流電位 V_{n2} は数17で与えられるものである。

【0074】従って、数31に従って制御回路102のインピーダンス素子としてのダイオード接続のMOSF ETM7、M8のドレイン電流の和 I_7+I_8 が減少する分、

ダイオード接続のMOSFETM7、M8の電圧、すなわち 制御回路102の出力ノードn3と共通ソースのノード n2との間の電位差が減少する。この電位差はダイオー ド接続のMOSFETM7、M8のゲート・ソース間電圧V 657であり、数31の半分がダイオード接続のMOSF ETM7のドレイン電流 I_7 であるので、下式が求められる

[0075]
[数34] $I_{7} = K(V_{GS7} - V_{T})^{2}$ $V_{GS7} = V_{T} + \sqrt{\frac{I_{7}}{K}}$ $= V_{T} + \sqrt{\frac{I_{SS}}{K} - \frac{V_{in}^{2}}{4}}$ $I_{3} = I_{4} = K(V_{GS7} - V_{T})^{2}$ $= I_{SS} - \frac{K}{4}V_{in}^{2}$

【0078】一方、差動回路 101の共通ソースのノードn1の定電流源によってMOSFETM1、M2、M3、M4のドレイン電流の和 $I_1+I_2+I_3+I_4$ は4 I_{SS} に設定されるので、数 19、数 20、数 35 より、下式が得ら $4I_{SS}=I_1+I_2+I_3+I_4$ $=2I_{ds}+2I_{SS}-\frac{K}{2}V_{in}^2$ $I_{ds}=I_{SS}+\frac{K}{2}V_{in}^2$

【0080】差動回路101において、差動出力OUT NにはMOSFETM1のドレインとMOSFETM3のドレインとが接続され、差動出力OUTPにはMOSFE TM2のドレインとが接続されている。

【0081】従って、差動出力OUTNに接続されたM $I_1 + I_2 = 2I_{ss} + \sqrt{KI_{ss}} \bullet V_{ss}$

【0083】同様に、差動出力OUTPに接続されたMOSFETM2のドレイン電流 I_2 とMOSFETM43のドレイン電流 I_4 との和は、数20、数35、数36とを

$$I_2 + I_4 = 2I_{SS} - \sqrt{KI_{SS}} \cdot V_{in}$$

【0085】差動回路101の差動対MOSFETM1、M2のドレインに接続された負荷MOSFETM10、M11、M12、M13の各ドレイン電流が I_{ss} とすると、差動出力OUTP、OUTNの出力電流 I_{op} 、 I_{on} は下式のように

$$I_{op} = 2I_{SS} - (I_2 + I_4)$$
$$= \sqrt{KI_{SS}} \bullet V_{in}$$

[0087]

【0076】従って、数34で与えられる制御回路102のインピーダンス素子としてのダイオード接続のMOSFETM7のゲート・ソース間電圧 V_{GS7} が差動回路101のMOSFETM3、M4のゲート・ソース間に印加されると考えることができるので、MOSFETM8、M4のドレイン電流 I_3 、 I_4 は下式で与えられる。

【0077】 【数35】

・・・(数35)

れる。 【0079】 【数36】

・・・(数36)

OSFETM1のドレイン電流 I_3 とMOSFETM3のドレイン電流 I_3 との和は、数19、数35、数36とを用いて整理すると、下式で与えられる。

【0082】 【数37】

・・・(数37)

用いて整理すると、下式で与えられる。

[0084]

【数38】

・・・(数38)

求められる。

[0086]

【数39】

・・・(数39)

【数40】

$$I_{on} = 2I_{SS} - (I_1 + I_3)$$
$$= -\sqrt{KI_{SS}} \cdot V_{in}$$

【0088】数39、数40から、電圧・電流変換を行うGm-アンプのトランスコンダクタンスGmは、下式のように求められる。

$$|G_m| = \frac{dI_{op}}{dV_{in}} = -\frac{dI_{on}}{dV_{in}} = \sqrt{KI_{SS}}$$

【0090】数39、数40で与えられる出力電流 I_{op} 、 I_{on} の回路シミュレーションによる伝達特性は、図4の401(Iop)と402(Ion)で示され、また数41で与えられるトランスコンダクタンスGmは図5の501と502で示されている。

【0091】この図4および図5から判るように、差動入力電圧 $V_{\rm in}$ の振幅値が大きくなって出力電流 $I_{\rm op}$ 、 $I_{\rm on}$ の絶対値が $2I_{\rm SS}$ の付近まで線形な伝達特性が得られ、トランスコンダクタンスGには大きな値を保ち、線形な伝達特性が得られる入力範囲(入力ダイナミックレンジ)を拡大することができる。

【0092】以上、本発明の好適な実施形態を詳細に説明したが、本発明はこの好適な実施形態に限定されるものではなく、その基本的技術思想の範囲内で種々の変形が可能であることは言うまでもない。

【0093】例えば、差動回路101のMOSFETと制御回路102のMOSFETとは、シリコン等の接合型電界効果トランジスタに置換することも可能であり、さらには化合物半導体等によるMESFET型の電界効果トランジスタに置換するも可能である。

【0094】また、ハードディスク用リードチャネルL SI内部のフィルタ、移動体通信のRF帯信号処理LS · · · (数40)

【0089】 【数41】

・・・(数41)

I 内部のフィルタ等の分野における電圧・電流変換を行うコンダクタンスアンプ(Gm-アンプ)の差動回路に限定されるものではなく、線形な伝達特性が得られる入力範囲(入力ダイナミックレンジ)を拡大することの可能な汎用の差動回路に適用することができる。

[0095]

【発明の効果】本発明によれば、比較的単純な回路構成 によって線形な伝達特性が得られる入力範囲を拡大する ことができる差動回路を提供することが可能となる。

【図面の簡単な説明】

【図1】本発明の実施例による差動回路である。

【図2】従来の差動回路である。

【図3】他の従来の差動回路である。


【図4】図1の差動回路と図2の差動回路の出力電流の 伝達特性を示す特性図である。

【図5】図1の差動回路と図2の差動回路のトランスコンダクタンスを示す特性図である。


【符号の説明】


V_{in}…差動入力電圧、101…差動回路、102…制御回路、M1、M2…第1と第2の電界効果トランジスタ、M3、M4…第3と第4の電界効果トランジスタ、OUTP、OUT N…差動出力、V_{CONT}…制御電圧。

【図2】



【図3】





【図4】

